【開催案内】JIEP システム設計研究会 令和元年度第2回公開研究会 開催のお知らせ

告知です。

今回の公開研究会は、通常のセミナー形式ではなく、研究会メンバーによるショートプレゼンと参加者によるオープンディスカッションという形式で「プリント板のシステム設計」に関わる様々なトピックを語り合う「勉強会」を試みます。

ふるってご参加ください。

---- 

『令和元年度第2回公開研究会』システム設計研究会 開催のお知らせ

 

回路・実装設計技術委員会
システム設計研究会

委員長: 島嵜 睦(三菱電機㈱)
副主査: 大島 大輔(PETRA
幹事: 長谷川 清久(㈱図研) 

◆開催主旨

テーマ「基板配線設計をシステム設計へ」公開討議 -MBSE/MBDCAD/CAEECM/SCM、他-

 

昨今、「設計」に関わる様々な概念やツールが話題となっています。
当研究会では設計情報(IT)の扱いに関わる新たなキーワードの理解を進めつつ、従来EDAの課題を含めてプリント配線板における配線設計のありかたについて、その本質や将来像を模索する議論を始めています。
今回は、本来この研究会で議論したいことについてメンバー(設計現場、ツールベンダー、基板製造メーカ)を中心に紹介し、公開して討議してみることに致しました。
基板配線設計とその情報や技術に関わる新しい用語の情報共有をはじめ、皆様のご意見ご展望を賜りたく、お誘い合わせの上、多数ご参加頂きますようお願い申し上げます。

 

◆開催日時:2019122() 1320分~1700

◆会場:回路会館 地下1F会議室AB

JR中央線西荻窪駅下車徒歩約7分

167-0042 東京都杉並区西荻北3-12-2

TEL.03-5310-2010

地図 → https://nam11.safelinks.protection.outlook.com/?url=https%3A%2F%2Fweb.jiep.or.jp%2Fabout%2Faccess.html&data=02%7C01%7Ctadashi.arai%40amd.com%7Cceda36943af44f2245eb08d7717b9d8b%7C3dd8961fe4884e608e11a82d994e183d%7C0%7C0%7C637102648052706131&sdata=rcafoggj3SIKkaFwZtnnBXg7PzyYoxO3XxTOu8Govrs%3D&reserved=0

◆プログラム:

各発表約20分(プレゼン+討議)、当研究会メンバーによる発表を予定

(1) システム設計(MBSE/MBD)の紹介 13:30

ツール、MBSE事例、MBD事例 他

(2) 基板配線設計(CAD/CAE)のノウハウ・課題 14:30頃~

シミュレータ精度、アンテナ設計、Sim課題 他

(3) 設計情報管理(ECM/SCM)との関わり 15:40頃~

設計情報管理、設計意図の継承、配線設計課題 他

(4) 流行りの設計手法 16:40頃~

セットベース設計 他

 

◆参加費

      正会員:無料
     学生会員:無料
    シニア会員:無料
  賛助会員の社員:無料
      非会員:無料
   会員外の学生:無料

 

◆申込方法

     https://nam11.safelinks.protection.outlook.com/?url=https%3A%2F%2Fweb.jiep.or.jp%2Fseminar%2Ftcwg%2Ftc26_cae20191202%2F&data=02%7C01%7Ctadashi.arai%40amd.com%7Cceda36943af44f2245eb08d7717b9d8b%7C3dd8961fe4884e608e11a82d994e183d%7C0%7C0%7C637102648052706131&sdata=Eow6bMi09vhSlq3NwwGGQtj9efkxhTGBCtykDySclBQ%3D&reserved=0

 申込が受理されますと返信メールで受講票が発行されます。
 受講票をプリントアウトして当日お持ちください。

 * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。
   入力後の再確認をお願いいたします。
 * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

 ◆問い合わせ先

  cae_uketsuke\jiep.or.jp

(メールアドレスは\@に置き換えてください)

----

| | Comments (0)

システム設計研究会公開研究会(令和元年第1回)

エレクトロニクス実装学会(JIEP)システム設計研究会の公開研究会が6月5日開催され、参加してきた。

昨日感想文を書いたのだが丸々消えてしまったのでかいつまんで記録しておく。

参加者は40名弱と多くはなかったが、聴講者からも積極的な意見質問が飛び交い、大変盛り上がっていた。

今回は、AIに関する発表が2件、フォトニクスで1件、熱設計が2件の合計5件の発表があり、どれも興味深いものだった。

AIでは、群馬大学白石先生から、AIがサーバー<>クライアント型の実装からエッジデバイスへの実装にシフトしているというトレンドが実例を踏まえて示され、後のDMP大渕さんの発表でAI、特にディープラーニングの基礎的なチュートリアルからエッジデバイスを使ったデモンストレーションまで見せていただき、大変勉強になる内容だった。2つのご発表から、AI:機械学習はブームになっているが、実際は画像認識や自然言語理解のような「認識」「判定」レベルで、カーツワイルの「シンギュラリティー」が唱える未来とはまだほど遠い印象を受ける、が、人間の知能とか理解もそのレベルなのではないか、などと考える機会を持ったのは大きい、

シリコンフォトニクスはPETRAの竹村さんが現在の状況をお話しいただいた。国内企業各社が共同で研究機関を設立しているのは面白いが、それほど海外勢の脅威と将来性が見込まれているということなのだろう。最終的にはパッケージから光で入出力することを目指しているが、電気(銅配線)が予想外に高速化しているのでモチベーションが難しそう。

熱設計では、足利大学の西先生がプロセッサの熱モデルの新しい提案を、フューチャーファシリティーズの池田さんがツールの紹介をしてくれた。熱設計ツールも電気系EDAツールと同様、買収と独立の歴史目的がやや漠然としているが、面白いトピックを追いかけられるのが良いところ。今回の研究会前にスタッフで次のテーマのアイディア出しをしたが、それだけで大変面白かった。興味のある方はぜひお声がけください。

終了後に簡単な交流会を開き、またその後有志で二次会三次会まで語り合って、大変有意義な一日だった。三次会で訪れた店は以前から狙っていたが初めてのお店で、甲州と信州のお酒と料理を扱う小さなお店で、長野の水尾、〇ト、酔園、山梨の七賢をいただき、ツマミは味噌(焼きみそ、大葉みそ)で大変すばらしかった(ので日本酒がお好きな向きは是非ご一緒しませんか)。

次回公開研究会は12月開催予定です。またご案内するつもりなので、ご参加をお待ちしています。

| | Comments (0)

【開催案内】6月4日「令和元年システム設計研究会第1回公開研究会」を開催します

告知です。ふるってご参加ください。

==========================================================================

 社団法人エレクトロニクス実装学会システム設計研究会

「令和元年度第1回公開研究会」開催のご案内

 

                                            回路・実装設計技術委員会

                                  システム設計研究会

                                            主査: 越地 福朗(東京工芸大学)

                                            幹事: 長谷川 清久(㈱図研)

 

◆開催主旨

 今回は、21世紀のシステムの設計-AI/5G世代に向かう電子機器-をテーマに多彩な話題を集めての開催です。

 皆様、お誘い合わせの上、多数ご参加頂きますようお願い申し上げます.

 

1.名 称:エレクトロニクス実装学会

      システム設計研究会

      令和元年度第1回公開研究会

 

2.日 時:201964() 午後120分~5

 

3.会 場:回路会館 地下1F会議室ABC

        JR中央線西荻窪駅下車徒歩約7分

        167-0042 東京都杉並区西荻北3-12-2

                               TEL.03-5310-2010

      地図 → https://web.jiep.or.jp/about/access.html

 

4.テーマ:「21世紀のシステムの設計」-AI/5G世代に向かう電子機器-

 

5.講演:

  各発表30分、質疑応答5分を予定

 

(1) AIを考慮したシステム設計の検討例-AIはどこでどう処理すべきか-

        白石洋一(群馬大学)

   クラウド,サーバ,エッジ,通信,の各技術が急速に進展する中,AI(機械学習)のトレイニングと推論をどこでどのように実行するかによって,システム全体の性能が左右される。本講演では,実システム設計における機械学習処理の位置づけに関する検討例を紹介する。

 

(2) Siフォトニクスによる光電子集積化とその動向」 

        竹村浩一(技術研究組合光電子融合基盤技術研究所(PETRA)

   HPC内の光接続は、ボード端からオンボードに達し、更にパッケージ上へ進むと予想され、実装と集積化の境界領域に達しつつある。本講演ではSiフォトニクスを利用したこれら光接続への応用とその課題について述べる。

 

(3) AIハードウェア/GPU搭載SoCにおけるシステム設計」 

        大渕 栄作(デジタルメディアプロフェッショナル)

   本講演では、近年注目されているAI技術動向、ディープラーニングの概要を紹介しながら、どのようにAIハードウェアやSoCの研究開発・システム設計を進めているかについて、事例紹介を行う。

 

(4) 「マイクロプロセッサの温度予測とパワーエレクトロニクスへの技術展開」

        西 剛伺(足利大学)

 

  電子機器の小型,軽量化実現には,高速かつ高精度な温度予測技術の確立が不可欠である。本発表では,マイクロプロセッサの非定常温度予測及び高速演算可能な熱モデルの構築,パワエレへの技術展開について紹介する。

 

(5) 「デジタルツインを実現する熱設計ツール「6SigmaET」」 

        池田 利宏(Future Facilities

 

  Societry5.0 時代の電子機器は、小型・高密度・高実装、そしてデザイン性が増し、熱設計の重要性が増してきます-その中でも、簡略化を行わない、3D 設計データをそのまま熱・気流シミュレーションできるツールが6SigmaET です。

 

  ※ 研究会後に会場で懇親会(無料)を予定しています。

 

6.参加費(金額・支払い方法): (テキスト代、消費税込み)

 正会員:5,000

 学生会員:2,000

 シニア会員:2,000

 賛助会員の社員:5,000

 非会員:8,000

 会員外の学生:2,000

 

 *参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

 

7.申込方法:

     https://web.jiep.or.jp/seminar/tcwg/tc04_cae20190604/

 

申込が受理されますと返信メールで受講票が発行されます。受講票をプリントアウトして当日お持ちください。

 * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。入力後の再確認をお願いいたします。

 * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に入力してください。

 * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

 

8.問い合わせ先

  cae_uketsuke\jiep.or.jp

(メールアドレスは\@に置き換えてください)

| | Comments (0)

LTspiceユーザーの集い2018

Imag0795

LTspice Users Club主催「LTspice ユーザーの集い 2018」に参加してきた。

トラ技にも良く記事を書いてるアナログデバイセズの石井さんが、LTspiceを伝送線路解析に使う検討を紹介していて、大変おもしろかった。
フリー(無料)のspiceで伝送線路解析というのは2000年頃に検討したことがあって、やっぱり問題は有損失線路のモデルで、HspiceにはWエレメントがあって一定の信頼度はあったけど、他は周波数依存性の無い、あるいはデタラメな有損失線路モデルがせいぜいで、自分でRLGCラダーを考えてモデル化するしかなくて、G(コンダクタンス)をどうモデル化するのかが問題だったなぁ、などというのを思い出していた。モガミ電線のサイトとか、当時参考にしたので懐かしく、またマニアックだなぁ、と苦笑しながら聴いていた。

マニアックと云えば、LTspiceの開発者であるマイケル・エンゲルハートさんもかなりのマニアックさを見せていて、大変おもしろいイベントだった。

このところ投稿してないけれど、モーデックのイベントや組み込みの展示会(ET)にも出掛けている。しかし、以前からの知り合いが少なくてアウェイ感を強く感じている。


| | Comments (0) | TrackBack (0)

【開催案内】JIEPシステム設計研究会公開研究会(6/5(火))

告知です。
システム設計研究会(以前はCAD/CAE研究会でした)では、エレクトロニクス全般の設計手法について広く取り扱っており、様々な興味深いトピックを議論しています。
奮ってご参加ください。

----

社団法人エレクトロニクス実装学会
システム設計研究会
「平成30年度第1回公開研究会」開催のご案内

回路・実装設計技術委員会
システムJisso-CAD/CAE研究会
主査:除村 均(富士通アドバンストテクノロジ)
幹事: 齋藤 純一(シイエムケイ・プロダクツ(株))

◆開催主旨
テーマ「システムの設計とシミュレーション」

1.名 称: エレクトロニクス実装学会
     システム設計研究会
     平成30年度第1回公開研究会

2.日 時: 平成30年6月5日(火)午後1時30分~5時
3.場 所: 回路会館 地下会議室
      JR中央線西荻窪駅下車徒歩約7分
      〒167-0042 東京都杉並区西荻北3-12-2
            TEL.03-5310-2010
      地図 → http://www.e-jisso.jp/intro/intro07.html

4.講演:
  各発表30分、質疑応答5分を予定
 (1) 移動体の電動化におけるコントローラ開発のための汎用フレームワーク
  ○白石洋一 (群馬大学)
 (2) AI・IoT・ビッグデータ時代のワイヤレスシステム設計
  ○越地福朗 (東京工芸大学)
 (3) 3Dプリンターの基礎から最新動向まで
  ○山口修一(株式会社マイクロジェット )
 (4) 電気/光インターコネクション技術の最新動向
  ○除村均 (富士通アドバンストテクノロジ)

  ※ 研究会後に会場で懇親会(無料)を予定しています。

5.参加費: (テキスト代、消費税込み)
正会員:3,000円
学生会員:2,000円
シニア会員:2,000円
賛助会員の社員:3,000円
賛助会員の社員(クーポン使用):無料(注)
非会員:5,000円
会員外の学生:2,000円

注:クーポン券は1枚まで利用可能。申し込み時にクーポン券番号を記入しないと、利用できません。
*参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

6.申込方法
申込が受理されますと返信メールで受講票が発行されます。
   受講票をプリントアウトして当日お持ちください。
   * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。
     入力後の再確認をお願いいたします。
   * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に入力してください。
  * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

7.問い合わせ先
  cae_uketsuke\jiep.or.jp
(メールアドレスは\を@に置き換えてください)

以  上
----

| | Comments (0) | TrackBack (0)

システムJisso-CAD/CAE研究会(2016-2)

先週、11月29日(火)にエレクトロニクス実装学会システムJisso-CAD/CAE研究会の本年度第二回となる公開研究会が開催された。
今回のテーマは「プリント基板の材料からデバイスの最新の設計ガイドラインについて」。

1. DDR4デザインのSSO解析とDDR4の各配線トポロジーにおけるPKG/IOモデルの影響 (JPCA 益子さん)
現在、会員社向けにDDR4メモリーの設計ガイドラインを作成中のJPCA(日本電子回路工業会)から、理事でプロジェクトリーダーの益子さんがプロジェクトの内容と、そこから得られた興味深い知見を発表された。
先日のIBIS Summitでの発表内容とは別に、デザインガイドの作成手順に沿った検討を複数の設計事例を使って、シミュレーションと実測で波形評価したり、デカップリングやアンチパッドの効果を検証したりしており、面白い内容だった。

2. 半導体デバイスのデザインガイド活用研究
発表させていただきました。いくつかのベンダーのデザインガイドを比較してみて、どういうところに重点を置いているのかを見たり、デザインガイドの方向性を探った内容。正直、時間が足りなくて中略せざるを得なかった。

3. 不具合基板の解決事例から学ぶ動作マージンを増やす基板設計へのアプローチ~基板設計ガイドライン(電源配線編)~
(アポロ技研 飯坂さん)
低温で動作不良になる不具合事例の解決を通して、どのような解析と対策を打ったのかかなり具体的な発表。電源ノイズに着目し、電源プレーンのインピーダンス(ASICの入力インピーダンス)が高いことが原因であると判断し、パスコンの配置を修正して対策していた。この事例も含めた、電源設計8つの指針としてガイドラインが示された。アポロさんの面白いところは、自社CADを作り設計レビューを容易にしている点。IRドロップの簡易チェックやパスコンの最適化検討ができるツールを用意している。

4. 高速伝送・高周波の為の基板製造技術 (CMK 石田さん)
基板製造の観点から、配線設計のガイドラインを導き出すという内容。もっとも多く使われているサブトラクティブ法によるパターン形成と、それに伴う設計値からのズレを示し、差動配線を例に挙げてどのようにパラメーターを決めているのか、またバラつきを小さくするために導入されている技術を紹介した。実際には、基板ベンダーとして完成品の実測結果を元に、インピーダンス等の設計目標値に対して基板厚や配線幅等の設計値をいくつにすれば良いかガイドラインを持っているとのこと。設計者はなかなか意識せずに理論値で設計するため、大変参考になった。

5. プリント基板材料の設計ガイドライン (パナソニック 斉藤さん)
基板材料メーカーから、ターゲットとなる製品の要求に合わせてそれに適した材料がある、というお話。モバイル系製品、ICT製品、車載製品それぞれが求める信頼性、高性能、高密度という要求から、どういったパラメーターを重視して選択するかを解説された。
基板材料の特性パラメーターは完成基板の仕上がりによって異なるが、設計者はカタログ値しか知らないので高精度な設計をしようとすると設計値通りにならない。この辺りがなかなか難しいところ。

以上5件の発表の後、パネルディスカッションがあった。
会場から積極的な質問があり、特に材料パラメーターが基板になった時にどのように変化したか知りたいという設計者からの声が挙がった。基板ベンダーには、材料メーカーのカタログ値では無く、完成基板での実測値を出して欲しいという要望が出た。基板ベンダーには大きな負担になるだろうが、実現して欲しいものだ。
運営側なので、こういった場で意見が出なかったらと心配したが、杞憂に終わった。むしろ時間が足りない程盛り上がってほっとした。語り足りない皆さんは、その場で開かれた交流会に残られて熱く語っておられた。

ここ数回と違い、60余名の参加者があり大いに盛り上がった研究会だったのは、運営側としても大変嬉しかった。参加者からの反応も良く、良い内容だったとご評価いただきました。
参加された皆様、ありがとうございました。次回(来年初夏予定)も引き続きこの方向で進めたいとのことなので、是非参加してください。

| | Comments (0) | TrackBack (0)

Asian IBIS Summit (Tokyo) 2016

11/18に開催されたIBISサミットに出席してきた。書く余裕が無かったので、大分遅くなってしまった。

内容は資料も含めて、IBIS公式の ASIAN IBIS SUMMIT (TOKYO) 2016 にまとまっているので、ここでは感想だけ。

今回、委員会からは議長のMike LaBonte (SiSoft)とライブラリアンのAnders Ekholm (Ericsson)のお二人が出席された。委員会からの発表は、
「IBIS Chair's Report」と題する活動報告と、
「IBISCHK6 V6.1.3 and Executable Model File Checking」 ibischkツールのアップデート情報、
「Touchstone Conversion Wrapper」Touchstone 2.0のtschkによる変換の問題と解決方法
の3件があった。また、JEITAからも活動報告があった。
実は午前中、IBISセミナーがあってIBIS-AMIを詳しく解説していただいたそうだが、セミナーだからとパスしたのは失敗だった。出ておけばよかった。JEITAではこうした活動を通してIBISの普及に取り組んでいるそうだ。

ユーザー事例では、Verilog-Aをシリーズピンモデルに適用して差動バッファの動作を表現した事例が海外発表としてあった(SPISim)。IBIS-AMIモデルを作成するのはまだ敷居が高いように思えるので、Verilog-Aで表現できるなら提案された方法でも良いのかな。ただ、実際どの程度簡単に精度が得られるのかイメージできなかった。

CadenceからPower-aware IBISの精度検証が、FICTからPower-aware IBISを使ったPDNの検証が報告された。IBIS関係のユーザー事例ではPower-aware IBISの活用がホットトピックなのかな。

JPCAからはDDR4デザインガイドラインの策定に当たって設計例をシミュレーションした事例の報告があった。パッケージモデルが大事、という内容だった。発表された益子さんも提案されていたが、セグメントベースのディレイのあるモデルと、Sパラによる結合のあるモデルが両立できるようなパッケージモデルが欲しい。

KEIの前田さんからは「typだけのシミュレーションで大丈夫ですか?」という提言が、WADOWの楠さんからは「IBISに満足してますか?」という議論の提案があった。ユーザーも考え、議論し、提案していくことが必要。

仕事で来年はIBISと真面目に取り組まなければならない予感が。

| | Comments (0) | TrackBack (0)

【告知】システムJisso-CAD/CAE研究会第2回公開研究会開催

告知です。

11月の公開研究会で1件発表します。是非、ご参加ください。プリント板のデザインガイドについて語り合いましょう。

----
一般社団法人エレクトロニクス実装学会 システムJisso-CAD/CAE研究会
「平成28年度第2回公開研究会」開催のご案内

 回路・実装設計技術委員会
 システムJisso-CAD/CAE研究会
  主査: 除村 均(富士通アドバンストテクノロジ)
  幹事: 齋藤 純一(シイエムケイ・プロダクツ)

◆開催主旨
 テーマ「プリント基板の材料からデバイスの最新の設計ガイドラインについて」
   
1.名 称: エレクトロニクス実装学会 システムJisso-CAD/CAE研究会 平成28年度第2回公開研究会
2.日 時: 平成28年11月29日(火)午後1時30分~5時
3.場 所: 回路会館 地下会議室
  JR中央線西荻窪駅下車徒歩約7分
  〒167-0042 東京都杉並区西荻北3-12-2
  TEL.03-5310-2010
  地図 → http://www.e-jisso.jp/intro/intro07.html
4.講演: 各発表30分、質疑応答5分を予定
 (1) DDR4デザインのSSO解析とDDR4の各配線トポロジーにおけるPKG/IOモデルの影響
  ○益子 行雄 (日本電子回路工業会 理事)
 (2) 半導体デバイスのデザインガイド活用研究
  ○荒井 正史 (日本AMD)
 (3) 不具合基板の解決事例から学ぶ動作マージンを増やす基板設計へのアプローチ
   ~基板設計ガイドライン(電源配線編)~
  ○飯坂直也、平井智 (アポロ技研)
 (4) プリント基板製造設計のガイドライン
  ○      (プリント配線板メーカ)
 (5) プリント基板材料の設計ガイドライン
  ○      (基材メーカ)
5.参加費: (テキスト代、消費税込み)
 正会員:      3,000円
 学生会員:    2,000円
 シニア会員:   2,000円
 賛助会員の社員:3,000円
 賛助会員の社員(クーポン使用):無料(注)
 非会員:      5,000円
 会員外の学生:  2,000円

注:クーポンは1口1枚まで利用可能。
  申し込み時にクーポン番号を記入しないと、利用できません。
  必要事項をご記入の上、ご持参ください。

 *参加費は当日会場受付にて徴収します。
  釣り銭のないようにお願いします。
6.申込方法 申し込みはここから
  登録されますと参加票が返信されます
   ★申し込みをキャンセルされる場合はこちら
7.問い合わせ先 cae_uketsuke@jiep.or.jp
----

| | Comments (0) | TrackBack (0)

Keysight World 2016東京(7/14)

Photogrid_14685604062021

7月14日~15日に開催されたキーサイトの展示会・セミナーイベントに参加してきた。今年は東京駅近くのJPタワーで、昨年までのパシフィコ横浜アネックスより狭い会場だが、職場からは近くて参加しやすくなった。カンファレンス会場は複合モールKITTEの中にある。どうでも良いが、キーサイトのコーポレートイメージの赤い縦棒はKITTEが採用しているイメージとソックリで、それで選んだんですかね。

初日の午前中、最も大きな会場で開かれたセッションに登壇したのはIntelのDan Froelichで、彼はPCI-SIGのElectro-Mechanical WGのチェアマンだ。彼とは昨年のDevcon (APAC)で会ってるのだが、後で挨拶したら「久しぶり。何年か前に会ったね」とか言われた。彼のセッションは当然PCIe 4.0について。キーノートスピーチとしてはかなりテクニカルなのはいかがかと思ったが、楽しめる内容だった。PCIe 4.0は来年Rev 0.9の見込みで実際の製品は2018年以降になりそうだが、市場要求を考えると遅いかもね、などと後で雑談したように、PCIe 3.0を策定していた頃はこんな帯域幅を誰が使うんだと思っていたものの、使い方の幅が広がって、特にストレージ系に応用されるようになったら今度は帯域不足を感じるようになってきた。
後半はキーサイトのCTO Jay Alexander氏の講演でキーサイトでの製品開発を軸にした、キーノートスピーチにふさわしいものだったが、その中で紹介していた開発中の100GHz/256GSa/sオシロスコープがスゴかった。内部にレーン当たり8Gb/sのバスが320レーンも通っているそうだ。

空いた時間に展示を眺めていたら、荒井さんに「面白い製品がありますよ」と声を掛けられて紹介されたのが、クロストーク解析アプリで、Windowsベースのオシロスコープのオプションソフトウェアということだ。製品名では興味を魅かれなかったが、クロストークの乗った信号からクロストークを除去した波形を導出することができ、さらにクロストークの加害者となる信号や電源も同時観測すれば、それぞれを除去した場合の波形を導出できる、というもの。本当にそんなことができるのか、にわかには信じ難いので、ミニセミナーも受講してみた。
ミニセミナーでは、クロストークの乗った波形をアベレージで取ると、ほらクロストークの無い波形でしょ?と説明していたが、荒井さんの説明ではもう少し面倒な計算をしている模様。確かにアベレージを取れば非同期の成分は除去できるけど、それがクロストークを除去したことにはならないし、同期しているクロストークも取れない。荒井さんいわく、CDRできる波形しか対象にならないという。じゃあ、クロストーク問題の一番多いDDRメモリーとかには使えないですね。
ただ、クロストークやら電源ノイズを分離した波形を表示できるというのは、良いアイディアではないかと思う。
使ってみたいけど、このオプションが使えるオシロスコープをそもそも持ってないンだよなぁ。

実はイベントの開催に先週まで気付かなくて、聴きたいセッションが満席だったりした。ベンダーからのお知らせメールが多いのでフォルダーに振り分けているのだが、チェックしてないと見落としてしまう。同様に本日(7/15)開催されているケイデンスのCDNLive!2016は登録し損なったのだ。メールを営業に使うのは構わないけど、メーカーさんもご一考ねがいたい。

| | Comments (0) | TrackBack (0)

第30回エレクトロニクス実装学会春季講演大会(3/24)

Imag02281

先週、3月22日~24日の会期で開催された、エレクトロニクス実装学会春季講演大会に参加してきた。参加したのは24日(木)の1日のみ、B会場の「回路実装・電磁特性」のセッション。
講演大会全体では、プリンタブルデバイス実装、サーマルマネジメント、ヘルスケアデバイス実装、パワーエレクトロニクス実装、カーエレクトロニクスといった新分野のセッションが追加された分、伝統的な(要するに「古い」)分野のセッションは縮小傾向にある。
「回路実装・電磁特性」のセッションの中でも、無線電力伝送、ワイヤレス通信といった高周波(RF)のトピックが多く、ここで扱うSI/PI/EMCはすっかり鳴りを潜めてしまった。
発表15件の分野別の内訳は、設計技術(1)、無線電力伝送(2)、ワイヤレス通信(4)、SI/PI総論(1)、EMC(5)、PI(2)といったところ。高速伝送は、須藤先生の依頼講演(総論)を除くと0件という状況だった。

24B-1 シグナル・パワーインテグリティの過去・現在・将来 (芝浦工大 須藤先生)

その須藤先生のご発表は、10Gbpsを超えて25Gbps位の銅配線をターゲットに開発が進められている高速伝送の将来に触れつつ、歴史を振り返る内容だった。100MHz位から分布定数線路の検討をし始めたのが1960年代、IBM当たりが中心だった。CADと解析ツールの連携が出始めたのは1980年代末頃、この年代には「Signal Integrity」という言葉が使われ始めていたのだそう。その後、電磁界特性が顕著になり、より高度な設計手法が求められるようになった。「Power Integrity」いわれてまだ日が浅いが、同時スイッチングノイズの問題は古くから言われていた。この言葉自体は誰がいつ使い始めたか定かではないそう。エンゲン、スワミナサン先生あたりかと個人的には思う。Sunのノバック氏は「PDN Design」とは言ってたが「PI」は言ってなかったと思う。

24B2-2 信号線に雷サージ対策部品を実装する場合の平衡度改善手法 (三菱電機 本橋さん)

この発表と、あと岡山大学からの発表、複数の発表で出てきた「平衡度」。まだなじみのないキーワードだが、不要輻射の低減に役立つ概念だ。要はコモンモード成分の発生を抑えることが肝要なので、平衡度はScd21すなわち入力したディファレンシャル(ノーマルモード)成分がコモンモードに変換されて出力される割合を見て評価できる。
この発表内容は、構造的に発生する非対称性を付加容量(キャパシタンス)で補償するテクニックを提案していた。

24B3-4 複数クロック動作時における高調波ノイズ源識別手法の検討 (都立産業技術センター 佐野さん)

同じ周波数のクロックを複数使っていると、どのクロックに不要輻射の原因があるのか判別しなければならないケースは多々ある。個々のクロック周波数を僅かに変えて識別しようという試み。
最初、クロック源の周波数を設定などで変えてしまえば良いのでは?と単純に考えていたのだが、この研究では同じクロックドライバーのピンから出て分岐した後のクロックも想定している。分岐後のダンピング抵抗があるのが前提だが、そこに識別用のクロックを注入する。分岐先が互いに同期している場合を考慮して、原周波数+1%を一定時間注入し、位相ずれが大きくなる前に原周波数に戻す、ということを外部で行っている点が新しい(それを気にしなくて良いならば単にシグナルジェネレーターを使えば良いだけ)。

24B3-5 プリント基板からのEMI発生機構に関する遠方界および近傍磁界測定に基づく考察 (岡山大 石田さん)

遠方界のEMI測定と近傍磁界測定結果から、EMIの3大要素である、ノイズ源・伝搬経路・アンテナを特定しようという内容。基本に立ち返ったテーマではあるが、それができれば苦労はしないという位、難しい内容でもある。
さて、発表では奇数倍高調波が出ていれば信号線、偶数倍高調波が出ていれば電源からの放射だと当たり前のように結論付けていたが、実際にはそう単純ではない。信号線だけの発信でも、デューティー比が50%じゃなかったり波形が非対称だったり、クロックではない0/1の比率が1:1でない場合は偶数倍の成分も出るので厄介なのだ。

超高速伝送の話題が無かったのは何とも寂しい限り。

| | Comments (0) | TrackBack (0)

より以前の記事一覧