« JIEP講演大会2010 二日目 | Main | アルテラのPDN Design Tool »

ラムバスデザインセミナ in 東京

4/7に開催されたラムバス・デザインセミナ in 東京に参加。

厳しい経済状況のためか、恒例のラムバスデベロッパーフォーラムは昨年開催されなかったが、今年は規模を縮小して復活した。会場は以前と同じ、渋谷のセルリアンタワー東急ホテルだが、今回は地下フロア全体ではなくボールルーム1つだけで開催された。それでもなかなかの広さで、参加者も200人位はいたようなので盛況だったのではないだろうか。
伺ったところでは、昨年、大阪で開催したセミナにはるばる東京から参加者があったとのことで、今年は東京で開くことにしたのだとか。

これだけ人を集めるラムバスだが、製品というとPS3で採用されて以来、あまり聞かなくなったような気がする。しかし、同社の技術を使ったXDRメモリは、Cell REGZAに使われたりSpurs Engineのメモリとして使われている...というとCell周りにしか使われていないように思われるが、DLPプロジェクタにも使われているそうで、それなりにアプリケーション実装例はあるようだ。
これらXDRに加えて、今後はさらに高速化したXDR2、低電力にフォーカスしたMobile XDRを売っていくのが今後の戦略となるようだ。あと、展示されていただけだが、LEDバックライトの技術という一風変わったものも新しい商材として扱うらしい。以上のような内容が、午前中前半の社長によるウェルカムスピーチと続くマーケティングプレゼンテーションで紹介された。

100409002322

ラムバスの技術をメモリという製品に実装するのは、パートナーであるエルピーダとサムスンである。両者のプレゼンテーションが続いたが、どちらもXDRにこだわらないトレンドの紹介で、ラムバスとは一定の距離を置いているように感じられた。つまり、積極的にXDRメモリを売り込むという印象ではなく、XDRも作るけど、DDR4やGDDR5もやりますという内容だった。

午後からは技術的に突っ込んだ内容のセッションになった。

XDR2は最高12.8Gbpsの超高速メモリインターフェイスで、これを実現している要素技術は、データだけでなくアドレス・コマンドも差動伝送とする(FDMA)、コマンド・アドレスのデータレートをデータと同等にする(FlexLink C/A)、16xデータレート(XDRは8x=ODR。16xはすなわち800MHzクロックに対して12.8Gbpsのデータレート)、初期化時以外にも位相調整を行うEnhanced FlexPhaseといった技術である。これ以外に、Micro Threadingと呼ばれるアクセス粒度を小さく抑える技術が使われたり、コントローラ側のみで行う非対称のイコライゼーションによってDRAM側のコストを抑える工夫がなされている。これらの技術はラムバス社がTBI=Tera-byte Bandwidth Initiativeと呼んでいた先行技術開発プロジェクトの成果物である。

このTBIプロジェクトでは、メモリコントローラやDRAMの内部回路だけでなく、プリント基板への実装設計方法の検討・評価も行われ、モデリングやシミュレーション手法も技術開発され、実測との相関評価も行われた。その内容がかなり詳しく紹介され、非常に興味深いものだった。
TBIの中で、12.8Gbpsの実現にはどの程度詳細なモデリングが必要か、どういった設計ルールが必要かという点の見極めを行ったということだ。
さらに、タグチメソッドを使った解析手法の活用事例も紹介された。モンテカルロ法やワーストケースモデルより効率的に解析できるということでPS3の設計でも活用されたそうだ。

100409002614

12.8Gbpsともなると、モデリング手法は極めて重要で、デバイスもチャネルも特性を測定し、そこからモデル化していた。そうなると逆にパラメータを変えてシミュレーションすることは難しくなり、後のタグチメソッドと繋がらなくなるが、それとこれとは話が別だということだ。

Mobile XDRは最大4.3Gbpsのメモリインターフェイスで、名前が示すとおり、モバイル機器が想定されるアプリケーションとなる。消費電力の制限がある中で高いメモリバンド幅を実現するために、バス幅を増やすとピン数や配線面積が増え、またアクセス粒度が大きくなる問題を、XDR技術を流用して高いビットレートでシリアル化して解決しようとするものだ。
省電力のため伝送には非常に低いシグナルレベルが使われる。Near Ground Level Signalingと呼ばれる信号レベルは、送信端で150mV、受信側ではVil=50mV、Vih=100mVと非常に低い。このため受信側の回路では非常に細かいオフセット制御ができるようになっている。また、電流消費が低い電圧モードドライバが使われるのも特徴だ。理論的にはCMLの1/4の電流=電力消費になるのだそうだ。
回路簡略化のため、複雑となるPLL/DLL回路はコントローラ側だけに持ち、DRAM側にはない。これは逆にDRAM側に補償回路が持てないことを意味しており、Tx側ジッタの影響が大きくなる。また、省電力のためクロック停止して再開するときにいっせいにロジックが動き出す際の電源ノイズも問題になる。
セッションではジッタに関するかなり突っ込んだ考察が行われた。クロック方式がコントローラからDRAMに一方向のクロックで全て同期させる方式なので、Write時よりRead時のジッタの影響が顕著になる。CDRを使っていないので、ジッタは単にタイミングマージンを減らす要素となるだけだが、UIが小さいのでジッタ感度が高いということなのだろうか。

100409002809

最後のセッションでは、低コストのQFPパッケージにXDRのような高ビットレートインターフェイスを実装できるかという検討事例が報告された。なかなか興味深い内容だった。
QFPパッケージの特性は、WB-BGAやFC-BGAに比べると確かに落ちるのだが、条件を絞れば使うことは可能なようだ。ただし、パッケージ内にプレーンが無いので電源インピーダンスが高めになり、この特性が問題になる可能性がありそうだ。

100409002855

ビジネス的にはともかく、技術的な観点からはラムバスの技術開発は着目に値する。超高ビットレート伝送技術を、コンシューマ機器のような低コストのパッケージに実装するための取り組みは、大変に興味深いものである。おそらく特許でガチガチに縛られていて容易にマネできないとは思うが、このような機会に紹介してもらえるのはありがたいと思う。

|

« JIEP講演大会2010 二日目 | Main | アルテラのPDN Design Tool »

Comments

Post a comment



(Not displayed with comment.)


Comments are moderated, and will not appear on this weblog until the author has approved them.



TrackBack


Listed below are links to weblogs that reference ラムバスデザインセミナ in 東京:

« JIEP講演大会2010 二日目 | Main | アルテラのPDN Design Tool »