« JIEP講演大会2010 一日目 | Main | ラムバスデザインセミナ in 東京 »

JIEP講演大会2010 二日目

第24回エレクトロニクス実装学会春季講演大会の二日目。丸一日、23コマの講演を聴講した。

面白かったセッションをかいつまんで。

11B-01: 1GHz超の放射エミッション規制 (三菱電機 宮崎さん)

依頼講演。今年2010年の10月から施行開始、一年後には必須となる新基準の解説。1GHzから6GHzの規制が追加される。解説はVCCIでEMI測定WGのチェアを努める宮崎さん。当ブログの左側の関連書籍でも著書を紹介していました(過去形)。
従来の1GHzまでと測定方法が異なるので、今後はEMI対策も測定も大変になりそうだ。検波方式がQPからAVとPeakになる他、六面開放なので床面に電波吸収体を設置するなど。30MHzから6GHzまで一気に測れるようになると便利なんですが、これまでも途中でバイコニからログペリにアンテナ交換が必要だったけど、もう一手間増えることになる。

11B-02: 高速信号の動作モードによるEMI評価 (トッパンNEC 金子さん)

バスのビットパターンを全て同時スイッチング(1111...)、交互にスイッチング(1010...)、ランダムに変えたとき、遠方界ノイズがどのように違うかを観測した実験。当然ではあるが、バスの動作周波数に関係するピークが、交互スイッチングでは同時に比べて低いレベルとなる。これよりさらにランダムの方が低くなる。
このことは、交互スイッチングで期待されるコモンモード成分の均一化(0→1と1→0の相殺)よりも、パルス幅のランダム化によるスペクトルの分散のほうが、遠方界でのEMI放射強度には効果があるということを示している。

11B-08: パワーインテグリティの歴史と今後の展開 (明星大学 大塚先生)

依頼講演。IBMがメインフレームを開発していた時代に遡って、パワーインテグリティの歴史を振り返る、非常に面白い講演だった。ご自身も日立でIBMと共同開発されていた関係で、なんと1970年代からこの問題に取り組まれているのだとか。我々は先人の切り開いた道を、再び苦労して辿っているのだと感じた。なぜ苦労しているかというと、IBMもその研究成果を長らく門外不出としていたこと、CMOS化(当時はECL)、高密度化といった技術の変遷が使えるテクノロジを変化させ、問題を複雑化してしまったためだろう。それでも基本的なセオリーは変わらないはずで、我々の勉強不足という面も否めないと思う。
さて、IBMのDavidsonは電源インピーダンスを0.1Ω以下にするべし、というざっくりとしたルール(Rules of Thumb)を定義した。いまでも通用するが、逆に全周波数領域に渡ってそんな低いインピーダンスを保つことは極めて難しい。難しいのはインダクタンスによって高い周波数のインピーダンスが上がってしまうためだが、それをPrinceが逆に「インダクタンスを小さくすれば良い」と読み替え、技術トレンドがそちらに流れたことを大塚先生は非難する。本質的には「インピーダンスを低くする」ことが肝要であるからだ。
さて、また先生はインテルのパワーインテグリティに対する思想と試み、それをマザーボードデザインガイド(MBDG)に反映したことを高く評価されている。個人的にもインテルのMBDGは、それで勉強してきたせいもあり、非常に役に立つエッセンスが詰まっていると思う。

11B-11: PCB電源プレーン構造によるEMI放射特性の検討 (AET 上田さん)

昨年、電源をベタプレーン構造とスタックドペア構造の2種類でモデル化し、解析した結果では、スタックドペア構造はインピーダンスがやや高いが遠方界EMIは低い結果となった。

11b11

今回は、実際にテスト基板を作成して測定で比較したもの。結果は、解析とは逆にスタックドペアの方がEMIが大きいという結果になってしまった。実基板に基づくシミュレーションでも同様の結果となった。
前回の理想化したモデルと、現実のモデルでは相反する結果が出てしまったが、これはよくあること。信号線など理想モデルでは省略した部分が影響してしまい、本来の比較する部分での寄与が大きいと結果に影響してしまう。

11B-17: シミュレーションによるサイドチャンネル解析に向けた標準ボードの予備測定 (産総研 片下さん)

ちょっと毛色の変わった内容。サイドチャンネル解析というのは、LSIやボード上を流れる信号を「盗聴」してパスワードなどの秘密鍵情報を解析で導き出す手法のこと。具体的には、漏れ電磁波や電源変動などからLSIや回路動作を解析し、データを抽出するのだそうだ。S/N比の"N"の方に着目して、ノイズでも長時間観測し続ければ"S"に相当する情報が得られるということで、なかなか興味深い。TEMPESTなどとも似ている。

11B-18: 不完全グランド面上の帰路電流経路シミュレーション (拓殖大 酒井さん)

FDTDでスリットのあるリファレンスプレーンのリターン電流を解析した、学生さんの発表。FDTDは自作したそうだ。解析の結果、スリットを迂回する電流が見当たらず、迂回分のディレイも発生していないとのこと。
では、電流はどういう経路でドライバ側に戻ったんでしょう?
作成されたFDTDでは電界強度しか解析されていなかったが、電流だったら磁界ベクトルを見ると電流方向が特定できるのではないかと。おそらく、その方法で電流ベクトルを見ると、モーメント法で解析してもそうだけど、スリットを迂回する方向に流れる電流が観測できるはず。
確かに、リターンパスが迂回することによって、信号そのものの遅延は観測できないけど、遅延とも取れる信号波形の変化があるはず。

11B-19: 多層プリント基板の電源・グランドプレーン低インピーダンス化に関する検討 (沖プリンテッドサーキット 二村さん)

11b19

電源の低インピーダンス化のため、電源回路の配置面をLSIと同面または反対面に変えて検討した内容。電源層を何層目にするかでも結果は異なる。電源とLSIが反対面にあるときトータルのビアの長さは同じだから結果は一緒、と思ったが、よく考えるとビアの数が違う。LSIのように電源ピンが多くまた電源ビアも多ければインダクタンスが小さくなって、その分、長さによる影響が小さい。だから、電源層は電源回路に近い層に置いたほうがベターだと。なるほど。

11B-22: スイッチング電源基板のモデリングと評価 (日本IBM 高橋さん)

今回、高橋さんは電源分配網(PDN)ではなく電源生成回路そのものに切り込んだ解析結果を披露された。電源回路は、制御ICがブラックボックスなのでICの推奨回路通りにしなければならない部分、FETの特性を考慮したアナログ回路のノウハウが必要な部分、レイアウトはパターンや部品間の結合なども考えなければならず、さらに効率、発熱等々、考慮すべき事項が多くて、いまだに素人では手が出せない「ブラックマジック」がまかり通る設計世界である。

11b22

これまでの手法を応用して、スイッチング基板をモデル化し、また基板も作って解析と実測の比較を行った結果、ある程度有意な相関を見出すことができたが、FETモデルに起因すると見られる明らかなズレもあったとのこと。
ぜひ、この分野の技術を確立して、ブラックマジックの秘密を明らかにしていただきたいと願うところだ。

一般講演でひとコマ15分と大変短い中、それぞれ内容が凝縮した素晴らしい講演ばかりで、とても勉強になった。ただ、テーマとしてはEMI・イミュニティ・パワーインテグリティが中心で、関心の高さは感じられるが、計測技術(材料測定は多くの発表があったが)や、ジッタ解析など高速伝送設計の研究発表があまり見られなかったのは残念。EDA分野からも発表が少なかった。唯一、ファーストさんのCAD、STARTのCAE応用事例くらい。
もう少し幅が広がると面白いかな、と思う。

|

« JIEP講演大会2010 一日目 | Main | ラムバスデザインセミナ in 東京 »

Comments

Post a comment



(Not displayed with comment.)


Comments are moderated, and will not appear on this weblog until the author has approved them.



TrackBack


Listed below are links to weblogs that reference JIEP講演大会2010 二日目:

« JIEP講演大会2010 一日目 | Main | ラムバスデザインセミナ in 東京 »