システム設計研究会公開研究会(令和元年第1回)

エレクトロニクス実装学会(JIEP)システム設計研究会の公開研究会が6月5日開催され、参加してきた。

昨日感想文を書いたのだが丸々消えてしまったのでかいつまんで記録しておく。

参加者は40名弱と多くはなかったが、聴講者からも積極的な意見質問が飛び交い、大変盛り上がっていた。

今回は、AIに関する発表が2件、フォトニクスで1件、熱設計が2件の合計5件の発表があり、どれも興味深いものだった。

AIでは、群馬大学白石先生から、AIがサーバー<>クライアント型の実装からエッジデバイスへの実装にシフトしているというトレンドが実例を踏まえて示され、後のDMP大渕さんの発表でAI、特にディープラーニングの基礎的なチュートリアルからエッジデバイスを使ったデモンストレーションまで見せていただき、大変勉強になる内容だった。2つのご発表から、AI:機械学習はブームになっているが、実際は画像認識や自然言語理解のような「認識」「判定」レベルで、カーツワイルの「シンギュラリティー」が唱える未来とはまだほど遠い印象を受ける、が、人間の知能とか理解もそのレベルなのではないか、などと考える機会を持ったのは大きい、

シリコンフォトニクスはPETRAの竹村さんが現在の状況をお話しいただいた。国内企業各社が共同で研究機関を設立しているのは面白いが、それほど海外勢の脅威と将来性が見込まれているということなのだろう。最終的にはパッケージから光で入出力することを目指しているが、電気(銅配線)が予想外に高速化しているのでモチベーションが難しそう。

熱設計では、足利大学の西先生がプロセッサの熱モデルの新しい提案を、フューチャーファシリティーズの池田さんがツールの紹介をしてくれた。熱設計ツールも電気系EDAツールと同様、買収と独立の歴史目的がやや漠然としているが、面白いトピックを追いかけられるのが良いところ。今回の研究会前にスタッフで次のテーマのアイディア出しをしたが、それだけで大変面白かった。興味のある方はぜひお声がけください。

終了後に簡単な交流会を開き、またその後有志で二次会三次会まで語り合って、大変有意義な一日だった。三次会で訪れた店は以前から狙っていたが初めてのお店で、甲州と信州のお酒と料理を扱う小さなお店で、長野の水尾、〇ト、酔園、山梨の七賢をいただき、ツマミは味噌(焼きみそ、大葉みそ)で大変すばらしかった(ので日本酒がお好きな向きは是非ご一緒しませんか)。

次回公開研究会は12月開催予定です。またご案内するつもりなので、ご参加をお待ちしています。

| | Comments (0)

【開催案内】6月4日「令和元年システム設計研究会第1回公開研究会」を開催します

告知です。ふるってご参加ください。

==========================================================================

 社団法人エレクトロニクス実装学会システム設計研究会

「令和元年度第1回公開研究会」開催のご案内

 

                                            回路・実装設計技術委員会

                                  システム設計研究会

                                            主査: 越地 福朗(東京工芸大学)

                                            幹事: 長谷川 清久(㈱図研)

 

◆開催主旨

 今回は、21世紀のシステムの設計-AI/5G世代に向かう電子機器-をテーマに多彩な話題を集めての開催です。

 皆様、お誘い合わせの上、多数ご参加頂きますようお願い申し上げます.

 

1.名 称:エレクトロニクス実装学会

      システム設計研究会

      令和元年度第1回公開研究会

 

2.日 時:201964() 午後120分~5

 

3.会 場:回路会館 地下1F会議室ABC

        JR中央線西荻窪駅下車徒歩約7分

        167-0042 東京都杉並区西荻北3-12-2

                               TEL.03-5310-2010

      地図 → https://web.jiep.or.jp/about/access.html

 

4.テーマ:「21世紀のシステムの設計」-AI/5G世代に向かう電子機器-

 

5.講演:

  各発表30分、質疑応答5分を予定

 

(1) AIを考慮したシステム設計の検討例-AIはどこでどう処理すべきか-

        白石洋一(群馬大学)

   クラウド,サーバ,エッジ,通信,の各技術が急速に進展する中,AI(機械学習)のトレイニングと推論をどこでどのように実行するかによって,システム全体の性能が左右される。本講演では,実システム設計における機械学習処理の位置づけに関する検討例を紹介する。

 

(2) Siフォトニクスによる光電子集積化とその動向」 

        竹村浩一(技術研究組合光電子融合基盤技術研究所(PETRA)

   HPC内の光接続は、ボード端からオンボードに達し、更にパッケージ上へ進むと予想され、実装と集積化の境界領域に達しつつある。本講演ではSiフォトニクスを利用したこれら光接続への応用とその課題について述べる。

 

(3) AIハードウェア/GPU搭載SoCにおけるシステム設計」 

        大渕 栄作(デジタルメディアプロフェッショナル)

   本講演では、近年注目されているAI技術動向、ディープラーニングの概要を紹介しながら、どのようにAIハードウェアやSoCの研究開発・システム設計を進めているかについて、事例紹介を行う。

 

(4) 「マイクロプロセッサの温度予測とパワーエレクトロニクスへの技術展開」

        西 剛伺(足利大学)

 

  電子機器の小型,軽量化実現には,高速かつ高精度な温度予測技術の確立が不可欠である。本発表では,マイクロプロセッサの非定常温度予測及び高速演算可能な熱モデルの構築,パワエレへの技術展開について紹介する。

 

(5) 「デジタルツインを実現する熱設計ツール「6SigmaET」」 

        池田 利宏(Future Facilities

 

  Societry5.0 時代の電子機器は、小型・高密度・高実装、そしてデザイン性が増し、熱設計の重要性が増してきます-その中でも、簡略化を行わない、3D 設計データをそのまま熱・気流シミュレーションできるツールが6SigmaET です。

 

  ※ 研究会後に会場で懇親会(無料)を予定しています。

 

6.参加費(金額・支払い方法): (テキスト代、消費税込み)

 正会員:5,000

 学生会員:2,000

 シニア会員:2,000

 賛助会員の社員:5,000

 非会員:8,000

 会員外の学生:2,000

 

 *参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

 

7.申込方法:

     https://web.jiep.or.jp/seminar/tcwg/tc04_cae20190604/

 

申込が受理されますと返信メールで受講票が発行されます。受講票をプリントアウトして当日お持ちください。

 * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。入力後の再確認をお願いいたします。

 * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に入力してください。

 * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

 

8.問い合わせ先

  cae_uketsuke\jiep.or.jp

(メールアドレスは\@に置き換えてください)

| | Comments (0)

LTspiceユーザーの集い2018

Imag0795

LTspice Users Club主催「LTspice ユーザーの集い 2018」に参加してきた。

トラ技にも良く記事を書いてるアナログデバイセズの石井さんが、LTspiceを伝送線路解析に使う検討を紹介していて、大変おもしろかった。
フリー(無料)のspiceで伝送線路解析というのは2000年頃に検討したことがあって、やっぱり問題は有損失線路のモデルで、HspiceにはWエレメントがあって一定の信頼度はあったけど、他は周波数依存性の無い、あるいはデタラメな有損失線路モデルがせいぜいで、自分でRLGCラダーを考えてモデル化するしかなくて、G(コンダクタンス)をどうモデル化するのかが問題だったなぁ、などというのを思い出していた。モガミ電線のサイトとか、当時参考にしたので懐かしく、またマニアックだなぁ、と苦笑しながら聴いていた。

マニアックと云えば、LTspiceの開発者であるマイケル・エンゲルハートさんもかなりのマニアックさを見せていて、大変おもしろいイベントだった。

このところ投稿してないけれど、モーデックのイベントや組み込みの展示会(ET)にも出掛けている。しかし、以前からの知り合いが少なくてアウェイ感を強く感じている。


| | Comments (0) | TrackBack (0)

【開催案内】JIEPシステム設計研究会 「平成30年度第2回公開研究会」開催のご案内

告知です。ふるってご参加ください。


社団法人エレクトロニクス実装学会システム設計研究会
「平成30年度第2回公開研究会」開催のご案内

回路・実装設計技術委員会
           システム設計研究会
主査:除村 均((株)QDレーザ)
幹事: 齋藤 純一
(シイエムケイ・プロダクツ(株))
◆開催主旨
テーマ「システムの設計とシミュレーション」
     -IoT/AI/サーマルマネージメント-

1.名 称: エレクトロニクス実装学会
      システム設計研究会
      平成30年度第2回公開研究会

2.日 時: 平成30年11月27(火)午後1時30分~5時
3.場 所: 回路会館 地下会議室
       JR中央線西荻窪駅下車徒歩約7分
       〒167-0042 東京都杉並区西荻北3-12-2
             TEL.03-5310-2010
      地図 → http://www.e-jisso.jp/intro/intro07.html
4.講演:
  各発表30分、質疑応答5分を予定
(1) 「IoTシステム設計入門」 
梶田栄(サーキットネットワーク,元村田製作所)
(2) 「ディープラーニングと赤外線カメラ」 
水戸康生(㈱ビジュンセンシング)
(3) 「Cloudy DP(デープランニング) GPU対応ワークステーション」 
佐藤達也(㈱ニューテック)
(4) 「スイッチング電源回路基板のノイズ・熱の協調解析」 
高橋成正(㈱トータス)
(5) 「基板放熱型熱設計手法の確立のために」 
平沢浩一(KOA㈱)

  ※ 研究会後に会場で懇親会(無料)を予定しています。

5.参加費: (テキスト代、消費税込み)
正会員:3,000円
学生会員:2,000円
シニア会員:2,000円
賛助会員の社員:3,000円
賛助会員の社員(クーポン使用):無料(注)
非会員:5,000円
会員外の学生:2,000円

注:クーポン券は1枚まで利用可能。申し込み時にクーポン券番号
を記入しないと、利用できません。
*参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

6.申込方法

https://web.jiep.or.jp/seminar/tcwg/tc19_cae20181127/

申込が受理されますと返信メールで受講票が発行されます。
   受講票をプリントアウトして当日お持ちください。
   * メールアドレス入力ミスで、返信(受付完了)メールが不達
になることが頻発しています。
     入力後の再確認をお願いいたします。
   * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に
入力してください。
  * 申し込みをキャンセルされる場合は、上記返信メールに記載の
キャンセル用URLとアクセスコードにて手続きをお願いいたします。

7.問い合わせ先
  cae_uketsuke@jiep.or.jp

| | Comments (0) | TrackBack (0)

IBISを提供するお仕事

仕事でIBISを提供する機会があって苦労したので、その経験を記録しておこうと思う。

勤務先は半導体ベンダーなので、立場としてはIBISの提供者となる。主な仕事は半導体チップの外側、いわゆるプラットフォームの開発に関わっているので、普段はIBISのユーザーという立場である。
今回、お客様からの要望でIBISを用意することになった。お客様に提供する製品はカスタムLSIで、
・大手IPベンダーのIP (主に標準化された高速インターフェース)
・専門IPベンダーのIP
・社内IP
の混在となる。これらのIPを使って論理設計(いわゆるフロントエンド)はお客様が担当し、物理設計以降(バックエンド)はウチの会社が担当する。
弊社が販売している標準LSIは従来IBISを提供しており、今回と同じプロセスの標準製品もあるので、当初はそのIBISを流用すれば済むだろうと安易に考えていた。実際にはそう簡単な話ではなかった。

・大手IPベンダーのIP
数種類の標準的な高速シリアルインターフェイスIP。提供されるライブラリーにあらかじめIBISも含まれており、しかもIBIS-AMIで提供されているので精度面も含めて何も懸念することは無かった。さすが、IPで広く商売しているベンダーはきちんとしている。

・専門IPベンダーのIP
特定インターフェイスのIP。当初IBISの提供を打診したところ、これまで顧客にIBISを出した経験が無いということで、やり取りを繰り返してspiceモデルを入手した。お客様はIBISでの提供を希望されていたのと、そのspiceモデルを弊社から外に出すことに懸念があったため、spiceモデルから外部モデリングサービスを使ってIBISを作成することを考えた。作成の可否と見積もりをお願いしたが、このspiceモデルがマクロモデルであったため、ここからIBISを作ることは難しいようでなかなか回答をいただけなかった。そうこうしているうちに、IPベンダーからIBISが出てきた。向こうでも作成してくれていたようだ。シンプルなIBISなので精度の心配はあったが、一応の形を整えることはできた。

・社内IP
実は意外に厄介で一番手こずったのが社内IP。半導体メーカーなのだから自社のIBISを入手するのは簡単だろうと思われるだろうが、とんでもない。IPによって、というか担当部署によってそれぞれ対応が異なり、IBISの形式で出してくるところ、V-Iカーブのテーブルを出してくるところ、spiceモデルで出してくるところと様々だった。
どの形式でもこちらでIBISのフォーマットにまとめれば良いのだが、これが一筋縄ではいかない。
V-IカーブのテーブルがExcel形式で入手できたら単純にIBISフォーマットに当てはめてやればいいのだが、IBISは"Voltage I(typ) I(min) I(max)"なのに送られてきたテーブルはtyp, min, max毎に"Voltage - I"の並びになっていて、しかも電圧(Voltage)の値がそれぞれ違うので単純に編集で対応できなかった。データ処理でサンプリングし直せばいいのはわかるのだが、簡単にできる方法が無かったので差し戻してIBISにしやすいデータを作り直してもらった。
spiceモデルはそのままお客様に出すことはできないので、IBISオープンフォーラム公式のs2ibisを使ってIBISを作成することにした。何とか作ってみたIBISはV-Iカーブがリニアで、クランプ特性が入っていなかった。元のspiceモデルに戻って調べてみようとしたが、400MB近くある複雑なネットリストは追いかけるのも難しく、結局作成元にお願いすることにした。結局、このspiceモデルにはクランプダイオードが入っていなかったので、正しいものをV-Iテーブルで出してもらった。

バッファモデルだけでなく、パッケージモデルもひと悶着あった。IBISをもらう立場では、パッケージ全体のRLCが最も簡単に入手できる情報で、次にピン毎のRLCや分布定数モデルと詳細になるほど入手が難しくなる。Sパラとなるとなかなか出してもらうのが難しい。
しかし今回分かったのは、提供側からするとパッケージの設計データからSパラを抽出するのがもっとも簡単で、そこからRLCモデルを出すのはひと手間かかり、パッケージ全体のRLC値となるとさらにそこから適当な値をピックアップする手間を加えなければならない。
Sパラで提供できれば、ベンダー側は手間が掛からなくて済むし、ユーザー側も精度が得られて良いのだが、IBISの体裁としてはパッケージRLCも欲しいところ。

各IP担当から出てくるIBISバッファモデルを束ねて、ピンリストを作り、パッケージRLCを入れるだけの簡単なお仕事...という目論見は見事に外れた。
当初アテにしていた標準製品のIBISだが、結局、同じプロセスを使う世代のIBISは高速シリアルの標準インターフェイスのみ提供され、一般信号については提供されなかった。つまり、大手IPベンダーの用意したIBISのみ提供される形となった。

ユーザーの立場からすると、半導体ベンダーがIBISを準備するのは当たり前なのだが、半導体ベンダー側は必ずしもそう考えていないかもしれない。少なくともIBISを提供するプロセスが確立していない会社があるというのは現実だ。ベンダー社内で行うシミュレーションではspiceモデルが使えるので、わざわざIBISを作るのは外部に出すため、顧客に提供する以外の必要性が無い。
今回お客様に提供したIBISは、ユーザーの立場で見ると不完全で、個人的には納得していない。半導体ベンダーは内部でIBISを作成するプロセス、その品質を確認してレビュー、承認するプロセスをきちんと確立すべきだと思う。

| | Comments (0) | TrackBack (0)

【開催案内】JIEPシステム設計研究会公開研究会(6/5(火))

告知です。
システム設計研究会(以前はCAD/CAE研究会でした)では、エレクトロニクス全般の設計手法について広く取り扱っており、様々な興味深いトピックを議論しています。
奮ってご参加ください。

----

社団法人エレクトロニクス実装学会
システム設計研究会
「平成30年度第1回公開研究会」開催のご案内

回路・実装設計技術委員会
システムJisso-CAD/CAE研究会
主査:除村 均(富士通アドバンストテクノロジ)
幹事: 齋藤 純一(シイエムケイ・プロダクツ(株))

◆開催主旨
テーマ「システムの設計とシミュレーション」

1.名 称: エレクトロニクス実装学会
     システム設計研究会
     平成30年度第1回公開研究会

2.日 時: 平成30年6月5日(火)午後1時30分~5時
3.場 所: 回路会館 地下会議室
      JR中央線西荻窪駅下車徒歩約7分
      〒167-0042 東京都杉並区西荻北3-12-2
            TEL.03-5310-2010
      地図 → http://www.e-jisso.jp/intro/intro07.html

4.講演:
  各発表30分、質疑応答5分を予定
 (1) 移動体の電動化におけるコントローラ開発のための汎用フレームワーク
  ○白石洋一 (群馬大学)
 (2) AI・IoT・ビッグデータ時代のワイヤレスシステム設計
  ○越地福朗 (東京工芸大学)
 (3) 3Dプリンターの基礎から最新動向まで
  ○山口修一(株式会社マイクロジェット )
 (4) 電気/光インターコネクション技術の最新動向
  ○除村均 (富士通アドバンストテクノロジ)

  ※ 研究会後に会場で懇親会(無料)を予定しています。

5.参加費: (テキスト代、消費税込み)
正会員:3,000円
学生会員:2,000円
シニア会員:2,000円
賛助会員の社員:3,000円
賛助会員の社員(クーポン使用):無料(注)
非会員:5,000円
会員外の学生:2,000円

注:クーポン券は1枚まで利用可能。申し込み時にクーポン券番号を記入しないと、利用できません。
*参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

6.申込方法
申込が受理されますと返信メールで受講票が発行されます。
   受講票をプリントアウトして当日お持ちください。
   * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。
     入力後の再確認をお願いいたします。
   * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に入力してください。
  * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

7.問い合わせ先
  cae_uketsuke\jiep.or.jp
(メールアドレスは\を@に置き換えてください)

以  上
----

| | Comments (0) | TrackBack (0)

近況

昨年は忙しさにかまけてほとんど更新していませんでした。
それでも2017年には、
・JPCAショー
・ケイデンスのセミナー(CDN Live)
・キーサイトのセミナー
・テクトロのセミナー
・JEITA IBISセミナー/IBISサミット
・JIEP システム設計研究会
には参加してました。いつもならこちらに感想を書くところですが、忙しいというより琴線に触れるトピックが少なかったというのが大きな理由でしょうか。
ただ、個人的には大きな設計を完遂した(ここには書けませんが)のと、テクトロの5シリーズのような面白い計測器がリリースされたりと、書くべきトピックもあったように思います。
少しづつでも書き始めようかなと考えています。

| | Comments (0) | TrackBack (0)

【告知】 開催案内: JIEPシステム設計研究会第2回公開研究会 (11/28(火))

昨年度まで「システムJisso-CAD/CAE研究会」でしたが、今年度から名称を「システム設計研究会」と改めて活動しています。今月末に第2回公開研究会が開かれるのでご案内します。
奮ってご参加ください。

システム設計研究会 「平成29年度第2回公開研究会」開催のご案内

 社団法人エレクトロニクス実装学会
 回路・実装設計技術委員会
 システム設計研究会
 主査:除村 均(富士通アドバンストテクノロジ)
 幹事: 齋藤 純一(シイエムケイ・プロダクツ(株))

◆開催主旨

 テーマ 「2020年東京オリンピックに向けた最先端実装技術」

 1.名 称: エレクトロニクス実装学会 システム設計研究会 平成29度第2回公開研究会
 2.日 時: 平成29年11月28日(火)午後1時~5時
 3.場 所: 回路会館 地下会議室
         JR中央線西荻窪駅下車徒歩約7分
         〒167-0042 東京都杉並区西荻北3-12-2
                        TEL.03-5310-2010
         地図 → https://web.jiep.or.jp/about/access.html
 4.講 演:

   (1) 次世代映像システムの実現に向けた3次元集積化技術と画素並列信号処理イメージセンサの開発
      ○後藤 正英 (NHK放送技術研究所 新機能デバイス研究部)

   (2) 5Gモバイル時代に向けたパッケージ技術の課題と展望
      ○西尾俊彦 (株式会社SBRテクノロジー)

   (3) IOT時代の無線通信
      ○梶田 栄 (NPO法人 サーキットネットワーク 理事: 元・村田製作所)

   (4) 最先端部品に対応する低温半導体実装技術
      ○下石坂 望 (コネクテックジャパン株式会社)

  ※ 研究会後に会場で懇親会(無料)を予定しています。

 5.参加費: (テキスト代、消費税込み)
      正会員:       3,000円
      学生会員:     2,000円
      シニア会員:    2,000円
      賛助会員の社員: 3,000円
      賛助会員の社員(クーポン使用):無料(注)
      非会員:       5,000円
      会員外の学生:  2,000円

      注:クーポン券は1枚まで利用可能。申し込み時にクーポン券番号を記入しないと、利用できません。
      *参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

 6.申込方法
    申込が受理されますと返信メールで受講票が発行されます。
      受講票をプリントアウトして当日お持ちください。
       * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。
         入力後の再確認をお願いいたします。
       * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に入力してください。
      * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

 7.問い合わせ先
      cae_uketsuke\jiep.or.jp (メールアドレスは\を@に置き換えてください)

以上

| | Comments (0) | TrackBack (0)

ソニー、ソニータイマーをIP販売へ

ソニー株式会社は1日、同社が開発し製品に組み込んでいた、いわゆる「ソニータイマー」の機能をIP化し、外部に販売すると発表した。
「ソニータイマー」とは、主として家電等電気製品が無償保証期間を超えて使用された際に発動し、製品が故障する機能のことで、保証期間中の製品品質を高めることでメーカーは無償修理で発生するコストを抑えることができる、と同社は説明している。一方、消費者の立場からは、無償修理期間を超えた途端に製品が故障し、有償修理を依頼するかあきらめて買い替えをするしかなく、メーカーは修理によって不当な利益を得たり、無用な買い替え需要を煽っているとの批判もある。
また、このように保証期間を超えた途端に故障すると感じるのは「気のせい」であるとし、「マーフィーの法則」にすぎないとして「ソニータイマー」を都市伝説であるとする意見もあり、以前はメーカーを巻き込んだ議論になったが、修理サポート対応に関するクレーマー案件の増加や、リコール問題、販売店による延長サポートなど製品保証の形態が多様化する中、次第に議論は下火となり結論が出ないままとなっていた。
このタイミングで「ソニータイマー」の存在を公式に認め、また外販するに至った経緯についてソニーは、「弊社中央研究所でのマーフィーの法則研究の成果として長年研究を重ね、また実際の製品に適用して蓄積したデータをフィードバックして確度を高めてまいりました。現時点で満足できる完成度に達したこともありますが、他社も同様の機能で追随してきている様子が見られ、弊社の資産を保護するため、知的財産であることの明確な実施例として、この度製品化することを決断しました」(同社広報)としている。
ソニーが自社製品に適用する場合の発動までの期間、すなわち「保証期間」は通常1年間で、この機能IPも標準では1年を超えた時点で発動する仕様だが、顧客要望によりカスタマイズにも応じる。なお、この機能IP自体の保証も、組み込んだ製品の出荷後、設定された保証期間まで(標準で1年間)とされており、「万一、保証期間を超えても発動しなかった場合は保証対象外」(同社広報)となる。


(念のため…嘘ニュースです)

| | Comments (0) | TrackBack (0)

システムJisso-CAD/CAE研究会(2016-2)

先週、11月29日(火)にエレクトロニクス実装学会システムJisso-CAD/CAE研究会の本年度第二回となる公開研究会が開催された。
今回のテーマは「プリント基板の材料からデバイスの最新の設計ガイドラインについて」。

1. DDR4デザインのSSO解析とDDR4の各配線トポロジーにおけるPKG/IOモデルの影響 (JPCA 益子さん)
現在、会員社向けにDDR4メモリーの設計ガイドラインを作成中のJPCA(日本電子回路工業会)から、理事でプロジェクトリーダーの益子さんがプロジェクトの内容と、そこから得られた興味深い知見を発表された。
先日のIBIS Summitでの発表内容とは別に、デザインガイドの作成手順に沿った検討を複数の設計事例を使って、シミュレーションと実測で波形評価したり、デカップリングやアンチパッドの効果を検証したりしており、面白い内容だった。

2. 半導体デバイスのデザインガイド活用研究
発表させていただきました。いくつかのベンダーのデザインガイドを比較してみて、どういうところに重点を置いているのかを見たり、デザインガイドの方向性を探った内容。正直、時間が足りなくて中略せざるを得なかった。

3. 不具合基板の解決事例から学ぶ動作マージンを増やす基板設計へのアプローチ~基板設計ガイドライン(電源配線編)~
(アポロ技研 飯坂さん)
低温で動作不良になる不具合事例の解決を通して、どのような解析と対策を打ったのかかなり具体的な発表。電源ノイズに着目し、電源プレーンのインピーダンス(ASICの入力インピーダンス)が高いことが原因であると判断し、パスコンの配置を修正して対策していた。この事例も含めた、電源設計8つの指針としてガイドラインが示された。アポロさんの面白いところは、自社CADを作り設計レビューを容易にしている点。IRドロップの簡易チェックやパスコンの最適化検討ができるツールを用意している。

4. 高速伝送・高周波の為の基板製造技術 (CMK 石田さん)
基板製造の観点から、配線設計のガイドラインを導き出すという内容。もっとも多く使われているサブトラクティブ法によるパターン形成と、それに伴う設計値からのズレを示し、差動配線を例に挙げてどのようにパラメーターを決めているのか、またバラつきを小さくするために導入されている技術を紹介した。実際には、基板ベンダーとして完成品の実測結果を元に、インピーダンス等の設計目標値に対して基板厚や配線幅等の設計値をいくつにすれば良いかガイドラインを持っているとのこと。設計者はなかなか意識せずに理論値で設計するため、大変参考になった。

5. プリント基板材料の設計ガイドライン (パナソニック 斉藤さん)
基板材料メーカーから、ターゲットとなる製品の要求に合わせてそれに適した材料がある、というお話。モバイル系製品、ICT製品、車載製品それぞれが求める信頼性、高性能、高密度という要求から、どういったパラメーターを重視して選択するかを解説された。
基板材料の特性パラメーターは完成基板の仕上がりによって異なるが、設計者はカタログ値しか知らないので高精度な設計をしようとすると設計値通りにならない。この辺りがなかなか難しいところ。

以上5件の発表の後、パネルディスカッションがあった。
会場から積極的な質問があり、特に材料パラメーターが基板になった時にどのように変化したか知りたいという設計者からの声が挙がった。基板ベンダーには、材料メーカーのカタログ値では無く、完成基板での実測値を出して欲しいという要望が出た。基板ベンダーには大きな負担になるだろうが、実現して欲しいものだ。
運営側なので、こういった場で意見が出なかったらと心配したが、杞憂に終わった。むしろ時間が足りない程盛り上がってほっとした。語り足りない皆さんは、その場で開かれた交流会に残られて熱く語っておられた。

ここ数回と違い、60余名の参加者があり大いに盛り上がった研究会だったのは、運営側としても大変嬉しかった。参加者からの反応も良く、良い内容だったとご評価いただきました。
参加された皆様、ありがとうございました。次回(来年初夏予定)も引き続きこの方向で進めたいとのことなので、是非参加してください。

| | Comments (0) | TrackBack (0)

«Asian IBIS Summit (Tokyo) 2016