【開催案内】JIEP システム設計研究会 令和元年度第2回公開研究会 開催のお知らせ

告知です。

今回の公開研究会は、通常のセミナー形式ではなく、研究会メンバーによるショートプレゼンと参加者によるオープンディスカッションという形式で「プリント板のシステム設計」に関わる様々なトピックを語り合う「勉強会」を試みます。

ふるってご参加ください。

---- 

『令和元年度第2回公開研究会』システム設計研究会 開催のお知らせ

 

回路・実装設計技術委員会
システム設計研究会

委員長: 島嵜 睦(三菱電機㈱)
副主査: 大島 大輔(PETRA
幹事: 長谷川 清久(㈱図研) 

◆開催主旨

テーマ「基板配線設計をシステム設計へ」公開討議 -MBSE/MBDCAD/CAEECM/SCM、他-

 

昨今、「設計」に関わる様々な概念やツールが話題となっています。
当研究会では設計情報(IT)の扱いに関わる新たなキーワードの理解を進めつつ、従来EDAの課題を含めてプリント配線板における配線設計のありかたについて、その本質や将来像を模索する議論を始めています。
今回は、本来この研究会で議論したいことについてメンバー(設計現場、ツールベンダー、基板製造メーカ)を中心に紹介し、公開して討議してみることに致しました。
基板配線設計とその情報や技術に関わる新しい用語の情報共有をはじめ、皆様のご意見ご展望を賜りたく、お誘い合わせの上、多数ご参加頂きますようお願い申し上げます。

 

◆開催日時:2019122() 1320分~1700

◆会場:回路会館 地下1F会議室AB

JR中央線西荻窪駅下車徒歩約7分

167-0042 東京都杉並区西荻北3-12-2

TEL.03-5310-2010

地図 → https://nam11.safelinks.protection.outlook.com/?url=https%3A%2F%2Fweb.jiep.or.jp%2Fabout%2Faccess.html&data=02%7C01%7Ctadashi.arai%40amd.com%7Cceda36943af44f2245eb08d7717b9d8b%7C3dd8961fe4884e608e11a82d994e183d%7C0%7C0%7C637102648052706131&sdata=rcafoggj3SIKkaFwZtnnBXg7PzyYoxO3XxTOu8Govrs%3D&reserved=0

◆プログラム:

各発表約20分(プレゼン+討議)、当研究会メンバーによる発表を予定

(1) システム設計(MBSE/MBD)の紹介 13:30

ツール、MBSE事例、MBD事例 他

(2) 基板配線設計(CAD/CAE)のノウハウ・課題 14:30頃~

シミュレータ精度、アンテナ設計、Sim課題 他

(3) 設計情報管理(ECM/SCM)との関わり 15:40頃~

設計情報管理、設計意図の継承、配線設計課題 他

(4) 流行りの設計手法 16:40頃~

セットベース設計 他

 

◆参加費

      正会員:無料
     学生会員:無料
    シニア会員:無料
  賛助会員の社員:無料
      非会員:無料
   会員外の学生:無料

 

◆申込方法

     https://nam11.safelinks.protection.outlook.com/?url=https%3A%2F%2Fweb.jiep.or.jp%2Fseminar%2Ftcwg%2Ftc26_cae20191202%2F&data=02%7C01%7Ctadashi.arai%40amd.com%7Cceda36943af44f2245eb08d7717b9d8b%7C3dd8961fe4884e608e11a82d994e183d%7C0%7C0%7C637102648052706131&sdata=Eow6bMi09vhSlq3NwwGGQtj9efkxhTGBCtykDySclBQ%3D&reserved=0

 申込が受理されますと返信メールで受講票が発行されます。
 受講票をプリントアウトして当日お持ちください。

 * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。
   入力後の再確認をお願いいたします。
 * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

 ◆問い合わせ先

  cae_uketsuke\jiep.or.jp

(メールアドレスは\@に置き換えてください)

----

| | Comments (0)

標準規格とテクノロジードライバー



昨日10月23日は4年ぶりにPCI-SIG Developers Conference Asia-Pacific Tour (Tokyo)に参加してきた。

今年5月にPCI Express Base Specification 5.0が正式に発行され、PCIe 5.0がスタートした。市場にはまだまだPCIe 4.0対応製品が出始めたばかりだが、PCIeは次のステップを踏み出したことになる。PCIe 5.0では32GT/s(レーン当たり32Gbps)と4.0規格の2倍の速度をサポートする。これを実現した技術は、

  • 超低損失のプリント基板
  • トランスミッターのジッターを2倍以上低減
  • リファレンスクロックのジッターを3倍程度低減
  • 32GT/sに対応したリファレンスCTLEイコライザー

だと説明された。(Mazumder, ”PCIe 5.0 Electrical Update”)

あたかもPCI-SIGが技術を開発したかのような説明だが、もちろんこの規格標準団体の直接の成果ではない。ではPCI-SIGのような規格標準化団体は、ハードルの高い仕様だけ決めて、座して技術が開発されるのを待っているだけなのだろうか。

テクノロジードライバーは、標準化団体か企業か。

実現困難な仕様で規格を作っても標準にはなり得ない。なので標準化団体は業界のトレンドを見据えて規格を策定している。もちろん、中核を成す企業が先進的な技術開発を進めているため、難しい技術を先んじて取り入れることができる点もあるが、標準化することでフォロワーとなる業界の各企業も技術を進化させることができるという側面もある。なので、実際に技術開発をする主体は企業であっても、標準化によって先進的な技術を牽引しているといえる。

注意しなければならないのは、標準規格には開発企業の特許が含まれる可能性がある点だ。ほとんどの場合、標準化団体には競合する会社が参加しているので特定企業のみを利する技術は避けられるものだが、参加社の特許が入ってしまうこともある。また標準化したからと言って特許フリーになるわけでもないので気を付けたい。たいてい必須特許は安かったりライセンス料でカバーされるものではあるが。

 

| | Comments (0)

システム設計研究会公開研究会(令和元年第1回)

エレクトロニクス実装学会(JIEP)システム設計研究会の公開研究会が6月5日開催され、参加してきた。

昨日感想文を書いたのだが丸々消えてしまったのでかいつまんで記録しておく。

参加者は40名弱と多くはなかったが、聴講者からも積極的な意見質問が飛び交い、大変盛り上がっていた。

今回は、AIに関する発表が2件、フォトニクスで1件、熱設計が2件の合計5件の発表があり、どれも興味深いものだった。

AIでは、群馬大学白石先生から、AIがサーバー<>クライアント型の実装からエッジデバイスへの実装にシフトしているというトレンドが実例を踏まえて示され、後のDMP大渕さんの発表でAI、特にディープラーニングの基礎的なチュートリアルからエッジデバイスを使ったデモンストレーションまで見せていただき、大変勉強になる内容だった。2つのご発表から、AI:機械学習はブームになっているが、実際は画像認識や自然言語理解のような「認識」「判定」レベルで、カーツワイルの「シンギュラリティー」が唱える未来とはまだほど遠い印象を受ける、が、人間の知能とか理解もそのレベルなのではないか、などと考える機会を持ったのは大きい、

シリコンフォトニクスはPETRAの竹村さんが現在の状況をお話しいただいた。国内企業各社が共同で研究機関を設立しているのは面白いが、それほど海外勢の脅威と将来性が見込まれているということなのだろう。最終的にはパッケージから光で入出力することを目指しているが、電気(銅配線)が予想外に高速化しているのでモチベーションが難しそう。

熱設計では、足利大学の西先生がプロセッサの熱モデルの新しい提案を、フューチャーファシリティーズの池田さんがツールの紹介をしてくれた。熱設計ツールも電気系EDAツールと同様、買収と独立の歴史目的がやや漠然としているが、面白いトピックを追いかけられるのが良いところ。今回の研究会前にスタッフで次のテーマのアイディア出しをしたが、それだけで大変面白かった。興味のある方はぜひお声がけください。

終了後に簡単な交流会を開き、またその後有志で二次会三次会まで語り合って、大変有意義な一日だった。三次会で訪れた店は以前から狙っていたが初めてのお店で、甲州と信州のお酒と料理を扱う小さなお店で、長野の水尾、〇ト、酔園、山梨の七賢をいただき、ツマミは味噌(焼きみそ、大葉みそ)で大変すばらしかった(ので日本酒がお好きな向きは是非ご一緒しませんか)。

次回公開研究会は12月開催予定です。またご案内するつもりなので、ご参加をお待ちしています。

| | Comments (0)

【開催案内】6月4日「令和元年システム設計研究会第1回公開研究会」を開催します

告知です。ふるってご参加ください。

==========================================================================

 社団法人エレクトロニクス実装学会システム設計研究会

「令和元年度第1回公開研究会」開催のご案内

 

                                            回路・実装設計技術委員会

                                  システム設計研究会

                                            主査: 越地 福朗(東京工芸大学)

                                            幹事: 長谷川 清久(㈱図研)

 

◆開催主旨

 今回は、21世紀のシステムの設計-AI/5G世代に向かう電子機器-をテーマに多彩な話題を集めての開催です。

 皆様、お誘い合わせの上、多数ご参加頂きますようお願い申し上げます.

 

1.名 称:エレクトロニクス実装学会

      システム設計研究会

      令和元年度第1回公開研究会

 

2.日 時:201964() 午後120分~5

 

3.会 場:回路会館 地下1F会議室ABC

        JR中央線西荻窪駅下車徒歩約7分

        167-0042 東京都杉並区西荻北3-12-2

                               TEL.03-5310-2010

      地図 → https://web.jiep.or.jp/about/access.html

 

4.テーマ:「21世紀のシステムの設計」-AI/5G世代に向かう電子機器-

 

5.講演:

  各発表30分、質疑応答5分を予定

 

(1) AIを考慮したシステム設計の検討例-AIはどこでどう処理すべきか-

        白石洋一(群馬大学)

   クラウド,サーバ,エッジ,通信,の各技術が急速に進展する中,AI(機械学習)のトレイニングと推論をどこでどのように実行するかによって,システム全体の性能が左右される。本講演では,実システム設計における機械学習処理の位置づけに関する検討例を紹介する。

 

(2) Siフォトニクスによる光電子集積化とその動向」 

        竹村浩一(技術研究組合光電子融合基盤技術研究所(PETRA)

   HPC内の光接続は、ボード端からオンボードに達し、更にパッケージ上へ進むと予想され、実装と集積化の境界領域に達しつつある。本講演ではSiフォトニクスを利用したこれら光接続への応用とその課題について述べる。

 

(3) AIハードウェア/GPU搭載SoCにおけるシステム設計」 

        大渕 栄作(デジタルメディアプロフェッショナル)

   本講演では、近年注目されているAI技術動向、ディープラーニングの概要を紹介しながら、どのようにAIハードウェアやSoCの研究開発・システム設計を進めているかについて、事例紹介を行う。

 

(4) 「マイクロプロセッサの温度予測とパワーエレクトロニクスへの技術展開」

        西 剛伺(足利大学)

 

  電子機器の小型,軽量化実現には,高速かつ高精度な温度予測技術の確立が不可欠である。本発表では,マイクロプロセッサの非定常温度予測及び高速演算可能な熱モデルの構築,パワエレへの技術展開について紹介する。

 

(5) 「デジタルツインを実現する熱設計ツール「6SigmaET」」 

        池田 利宏(Future Facilities

 

  Societry5.0 時代の電子機器は、小型・高密度・高実装、そしてデザイン性が増し、熱設計の重要性が増してきます-その中でも、簡略化を行わない、3D 設計データをそのまま熱・気流シミュレーションできるツールが6SigmaET です。

 

  ※ 研究会後に会場で懇親会(無料)を予定しています。

 

6.参加費(金額・支払い方法): (テキスト代、消費税込み)

 正会員:5,000

 学生会員:2,000

 シニア会員:2,000

 賛助会員の社員:5,000

 非会員:8,000

 会員外の学生:2,000

 

 *参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

 

7.申込方法:

     https://web.jiep.or.jp/seminar/tcwg/tc04_cae20190604/

 

申込が受理されますと返信メールで受講票が発行されます。受講票をプリントアウトして当日お持ちください。

 * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。入力後の再確認をお願いいたします。

 * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に入力してください。

 * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

 

8.問い合わせ先

  cae_uketsuke\jiep.or.jp

(メールアドレスは\@に置き換えてください)

| | Comments (0)

LTspiceユーザーの集い2018

Imag0795

LTspice Users Club主催「LTspice ユーザーの集い 2018」に参加してきた。

トラ技にも良く記事を書いてるアナログデバイセズの石井さんが、LTspiceを伝送線路解析に使う検討を紹介していて、大変おもしろかった。
フリー(無料)のspiceで伝送線路解析というのは2000年頃に検討したことがあって、やっぱり問題は有損失線路のモデルで、HspiceにはWエレメントがあって一定の信頼度はあったけど、他は周波数依存性の無い、あるいはデタラメな有損失線路モデルがせいぜいで、自分でRLGCラダーを考えてモデル化するしかなくて、G(コンダクタンス)をどうモデル化するのかが問題だったなぁ、などというのを思い出していた。モガミ電線のサイトとか、当時参考にしたので懐かしく、またマニアックだなぁ、と苦笑しながら聴いていた。

マニアックと云えば、LTspiceの開発者であるマイケル・エンゲルハートさんもかなりのマニアックさを見せていて、大変おもしろいイベントだった。

このところ投稿してないけれど、モーデックのイベントや組み込みの展示会(ET)にも出掛けている。しかし、以前からの知り合いが少なくてアウェイ感を強く感じている。


| | Comments (0) | TrackBack (0)

【開催案内】JIEPシステム設計研究会 「平成30年度第2回公開研究会」開催のご案内

告知です。ふるってご参加ください。


社団法人エレクトロニクス実装学会システム設計研究会
「平成30年度第2回公開研究会」開催のご案内

回路・実装設計技術委員会
           システム設計研究会
主査:除村 均((株)QDレーザ)
幹事: 齋藤 純一
(シイエムケイ・プロダクツ(株))
◆開催主旨
テーマ「システムの設計とシミュレーション」
     -IoT/AI/サーマルマネージメント-

1.名 称: エレクトロニクス実装学会
      システム設計研究会
      平成30年度第2回公開研究会

2.日 時: 平成30年11月27(火)午後1時30分~5時
3.場 所: 回路会館 地下会議室
       JR中央線西荻窪駅下車徒歩約7分
       〒167-0042 東京都杉並区西荻北3-12-2
             TEL.03-5310-2010
      地図 → http://www.e-jisso.jp/intro/intro07.html
4.講演:
  各発表30分、質疑応答5分を予定
(1) 「IoTシステム設計入門」 
梶田栄(サーキットネットワーク,元村田製作所)
(2) 「ディープラーニングと赤外線カメラ」 
水戸康生(㈱ビジュンセンシング)
(3) 「Cloudy DP(デープランニング) GPU対応ワークステーション」 
佐藤達也(㈱ニューテック)
(4) 「スイッチング電源回路基板のノイズ・熱の協調解析」 
高橋成正(㈱トータス)
(5) 「基板放熱型熱設計手法の確立のために」 
平沢浩一(KOA㈱)

  ※ 研究会後に会場で懇親会(無料)を予定しています。

5.参加費: (テキスト代、消費税込み)
正会員:3,000円
学生会員:2,000円
シニア会員:2,000円
賛助会員の社員:3,000円
賛助会員の社員(クーポン使用):無料(注)
非会員:5,000円
会員外の学生:2,000円

注:クーポン券は1枚まで利用可能。申し込み時にクーポン券番号
を記入しないと、利用できません。
*参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

6.申込方法

https://web.jiep.or.jp/seminar/tcwg/tc19_cae20181127/

申込が受理されますと返信メールで受講票が発行されます。
   受講票をプリントアウトして当日お持ちください。
   * メールアドレス入力ミスで、返信(受付完了)メールが不達
になることが頻発しています。
     入力後の再確認をお願いいたします。
   * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に
入力してください。
  * 申し込みをキャンセルされる場合は、上記返信メールに記載の
キャンセル用URLとアクセスコードにて手続きをお願いいたします。

7.問い合わせ先
  cae_uketsuke@jiep.or.jp

| | Comments (0) | TrackBack (0)

IBISを提供するお仕事

仕事でIBISを提供する機会があって苦労したので、その経験を記録しておこうと思う。

勤務先は半導体ベンダーなので、立場としてはIBISの提供者となる。主な仕事は半導体チップの外側、いわゆるプラットフォームの開発に関わっているので、普段はIBISのユーザーという立場である。
今回、お客様からの要望でIBISを用意することになった。お客様に提供する製品はカスタムLSIで、
・大手IPベンダーのIP (主に標準化された高速インターフェース)
・専門IPベンダーのIP
・社内IP
の混在となる。これらのIPを使って論理設計(いわゆるフロントエンド)はお客様が担当し、物理設計以降(バックエンド)はウチの会社が担当する。
弊社が販売している標準LSIは従来IBISを提供しており、今回と同じプロセスの標準製品もあるので、当初はそのIBISを流用すれば済むだろうと安易に考えていた。実際にはそう簡単な話ではなかった。

・大手IPベンダーのIP
数種類の標準的な高速シリアルインターフェイスIP。提供されるライブラリーにあらかじめIBISも含まれており、しかもIBIS-AMIで提供されているので精度面も含めて何も懸念することは無かった。さすが、IPで広く商売しているベンダーはきちんとしている。

・専門IPベンダーのIP
特定インターフェイスのIP。当初IBISの提供を打診したところ、これまで顧客にIBISを出した経験が無いということで、やり取りを繰り返してspiceモデルを入手した。お客様はIBISでの提供を希望されていたのと、そのspiceモデルを弊社から外に出すことに懸念があったため、spiceモデルから外部モデリングサービスを使ってIBISを作成することを考えた。作成の可否と見積もりをお願いしたが、このspiceモデルがマクロモデルであったため、ここからIBISを作ることは難しいようでなかなか回答をいただけなかった。そうこうしているうちに、IPベンダーからIBISが出てきた。向こうでも作成してくれていたようだ。シンプルなIBISなので精度の心配はあったが、一応の形を整えることはできた。

・社内IP
実は意外に厄介で一番手こずったのが社内IP。半導体メーカーなのだから自社のIBISを入手するのは簡単だろうと思われるだろうが、とんでもない。IPによって、というか担当部署によってそれぞれ対応が異なり、IBISの形式で出してくるところ、V-Iカーブのテーブルを出してくるところ、spiceモデルで出してくるところと様々だった。
どの形式でもこちらでIBISのフォーマットにまとめれば良いのだが、これが一筋縄ではいかない。
V-IカーブのテーブルがExcel形式で入手できたら単純にIBISフォーマットに当てはめてやればいいのだが、IBISは"Voltage I(typ) I(min) I(max)"なのに送られてきたテーブルはtyp, min, max毎に"Voltage - I"の並びになっていて、しかも電圧(Voltage)の値がそれぞれ違うので単純に編集で対応できなかった。データ処理でサンプリングし直せばいいのはわかるのだが、簡単にできる方法が無かったので差し戻してIBISにしやすいデータを作り直してもらった。
spiceモデルはそのままお客様に出すことはできないので、IBISオープンフォーラム公式のs2ibisを使ってIBISを作成することにした。何とか作ってみたIBISはV-Iカーブがリニアで、クランプ特性が入っていなかった。元のspiceモデルに戻って調べてみようとしたが、400MB近くある複雑なネットリストは追いかけるのも難しく、結局作成元にお願いすることにした。結局、このspiceモデルにはクランプダイオードが入っていなかったので、正しいものをV-Iテーブルで出してもらった。

バッファモデルだけでなく、パッケージモデルもひと悶着あった。IBISをもらう立場では、パッケージ全体のRLCが最も簡単に入手できる情報で、次にピン毎のRLCや分布定数モデルと詳細になるほど入手が難しくなる。Sパラとなるとなかなか出してもらうのが難しい。
しかし今回分かったのは、提供側からするとパッケージの設計データからSパラを抽出するのがもっとも簡単で、そこからRLCモデルを出すのはひと手間かかり、パッケージ全体のRLC値となるとさらにそこから適当な値をピックアップする手間を加えなければならない。
Sパラで提供できれば、ベンダー側は手間が掛からなくて済むし、ユーザー側も精度が得られて良いのだが、IBISの体裁としてはパッケージRLCも欲しいところ。

各IP担当から出てくるIBISバッファモデルを束ねて、ピンリストを作り、パッケージRLCを入れるだけの簡単なお仕事...という目論見は見事に外れた。
当初アテにしていた標準製品のIBISだが、結局、同じプロセスを使う世代のIBISは高速シリアルの標準インターフェイスのみ提供され、一般信号については提供されなかった。つまり、大手IPベンダーの用意したIBISのみ提供される形となった。

ユーザーの立場からすると、半導体ベンダーがIBISを準備するのは当たり前なのだが、半導体ベンダー側は必ずしもそう考えていないかもしれない。少なくともIBISを提供するプロセスが確立していない会社があるというのは現実だ。ベンダー社内で行うシミュレーションではspiceモデルが使えるので、わざわざIBISを作るのは外部に出すため、顧客に提供する以外の必要性が無い。
今回お客様に提供したIBISは、ユーザーの立場で見ると不完全で、個人的には納得していない。半導体ベンダーは内部でIBISを作成するプロセス、その品質を確認してレビュー、承認するプロセスをきちんと確立すべきだと思う。

| | Comments (0) | TrackBack (0)

【開催案内】JIEPシステム設計研究会公開研究会(6/5(火))

告知です。
システム設計研究会(以前はCAD/CAE研究会でした)では、エレクトロニクス全般の設計手法について広く取り扱っており、様々な興味深いトピックを議論しています。
奮ってご参加ください。

----

社団法人エレクトロニクス実装学会
システム設計研究会
「平成30年度第1回公開研究会」開催のご案内

回路・実装設計技術委員会
システムJisso-CAD/CAE研究会
主査:除村 均(富士通アドバンストテクノロジ)
幹事: 齋藤 純一(シイエムケイ・プロダクツ(株))

◆開催主旨
テーマ「システムの設計とシミュレーション」

1.名 称: エレクトロニクス実装学会
     システム設計研究会
     平成30年度第1回公開研究会

2.日 時: 平成30年6月5日(火)午後1時30分~5時
3.場 所: 回路会館 地下会議室
      JR中央線西荻窪駅下車徒歩約7分
      〒167-0042 東京都杉並区西荻北3-12-2
            TEL.03-5310-2010
      地図 → http://www.e-jisso.jp/intro/intro07.html

4.講演:
  各発表30分、質疑応答5分を予定
 (1) 移動体の電動化におけるコントローラ開発のための汎用フレームワーク
  ○白石洋一 (群馬大学)
 (2) AI・IoT・ビッグデータ時代のワイヤレスシステム設計
  ○越地福朗 (東京工芸大学)
 (3) 3Dプリンターの基礎から最新動向まで
  ○山口修一(株式会社マイクロジェット )
 (4) 電気/光インターコネクション技術の最新動向
  ○除村均 (富士通アドバンストテクノロジ)

  ※ 研究会後に会場で懇親会(無料)を予定しています。

5.参加費: (テキスト代、消費税込み)
正会員:3,000円
学生会員:2,000円
シニア会員:2,000円
賛助会員の社員:3,000円
賛助会員の社員(クーポン使用):無料(注)
非会員:5,000円
会員外の学生:2,000円

注:クーポン券は1枚まで利用可能。申し込み時にクーポン券番号を記入しないと、利用できません。
*参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

6.申込方法
申込が受理されますと返信メールで受講票が発行されます。
   受講票をプリントアウトして当日お持ちください。
   * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。
     入力後の再確認をお願いいたします。
   * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に入力してください。
  * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

7.問い合わせ先
  cae_uketsuke\jiep.or.jp
(メールアドレスは\を@に置き換えてください)

以  上
----

| | Comments (0) | TrackBack (0)

近況

昨年は忙しさにかまけてほとんど更新していませんでした。
それでも2017年には、
・JPCAショー
・ケイデンスのセミナー(CDN Live)
・キーサイトのセミナー
・テクトロのセミナー
・JEITA IBISセミナー/IBISサミット
・JIEP システム設計研究会
には参加してました。いつもならこちらに感想を書くところですが、忙しいというより琴線に触れるトピックが少なかったというのが大きな理由でしょうか。
ただ、個人的には大きな設計を完遂した(ここには書けませんが)のと、テクトロの5シリーズのような面白い計測器がリリースされたりと、書くべきトピックもあったように思います。
少しづつでも書き始めようかなと考えています。

| | Comments (0) | TrackBack (0)

【告知】 開催案内: JIEPシステム設計研究会第2回公開研究会 (11/28(火))

昨年度まで「システムJisso-CAD/CAE研究会」でしたが、今年度から名称を「システム設計研究会」と改めて活動しています。今月末に第2回公開研究会が開かれるのでご案内します。
奮ってご参加ください。

システム設計研究会 「平成29年度第2回公開研究会」開催のご案内

 社団法人エレクトロニクス実装学会
 回路・実装設計技術委員会
 システム設計研究会
 主査:除村 均(富士通アドバンストテクノロジ)
 幹事: 齋藤 純一(シイエムケイ・プロダクツ(株))

◆開催主旨

 テーマ 「2020年東京オリンピックに向けた最先端実装技術」

 1.名 称: エレクトロニクス実装学会 システム設計研究会 平成29度第2回公開研究会
 2.日 時: 平成29年11月28日(火)午後1時~5時
 3.場 所: 回路会館 地下会議室
         JR中央線西荻窪駅下車徒歩約7分
         〒167-0042 東京都杉並区西荻北3-12-2
                        TEL.03-5310-2010
         地図 → https://web.jiep.or.jp/about/access.html
 4.講 演:

   (1) 次世代映像システムの実現に向けた3次元集積化技術と画素並列信号処理イメージセンサの開発
      ○後藤 正英 (NHK放送技術研究所 新機能デバイス研究部)

   (2) 5Gモバイル時代に向けたパッケージ技術の課題と展望
      ○西尾俊彦 (株式会社SBRテクノロジー)

   (3) IOT時代の無線通信
      ○梶田 栄 (NPO法人 サーキットネットワーク 理事: 元・村田製作所)

   (4) 最先端部品に対応する低温半導体実装技術
      ○下石坂 望 (コネクテックジャパン株式会社)

  ※ 研究会後に会場で懇親会(無料)を予定しています。

 5.参加費: (テキスト代、消費税込み)
      正会員:       3,000円
      学生会員:     2,000円
      シニア会員:    2,000円
      賛助会員の社員: 3,000円
      賛助会員の社員(クーポン使用):無料(注)
      非会員:       5,000円
      会員外の学生:  2,000円

      注:クーポン券は1枚まで利用可能。申し込み時にクーポン券番号を記入しないと、利用できません。
      *参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。

 6.申込方法
    申込が受理されますと返信メールで受講票が発行されます。
      受講票をプリントアウトして当日お持ちください。
       * メールアドレス入力ミスで、返信(受付完了)メールが不達になることが頻発しています。
         入力後の再確認をお願いいたします。
       * 懇親会は無料ですが、準備の都合上、ご出欠予定を該当欄に入力してください。
      * 申し込みをキャンセルされる場合は、上記返信メールに記載のキャンセル用URLとアクセスコードにて手続きをお願いいたします。

 7.問い合わせ先
      cae_uketsuke\jiep.or.jp (メールアドレスは\を@に置き換えてください)

以上

| | Comments (0) | TrackBack (0)

«ソニー、ソニータイマーをIP販売へ